Jk flip

El término digital en electrónica representa la generación, procesamiento o almacenamiento de datos en forma de dos estados. Los dos estados se pueden representar como ALTO o BAJO, positivo o no positivo, establecido o reiniciado, que en última instancia es binario. El alto es 1 y el bajo es 0 y, por lo tanto, la tecnología digital se expresa como series de 0 y 1. Un ejemplo es 011010 en el que cada término representa un estado individual. Por lo tanto, este proceso de enganche en hardware se realiza utilizando ciertos componentes como pestillo o flip-flop, multiplexor, demultiplexor, codificadores, decodificadores, etc., denominados colectivamente como circuitos lógicos secuenciales.

Entonces, vamos a discutir sobre las Flip-flops también llamadas pestillos. Los pestillos también se pueden entender como Multivibrador Biestable como dos estados estables. Generalmente, estos circuitos de enclavamiento pueden ser activos-altos o activos-bajos y pueden ser activados por señales ALTA o BAJA respectivamente.

Los tipos comunes de chanclas son,

RS Flip-flop (RESET-SET)
D Flip-flop (Datos)
Chanclas JK (Jack-Kilby)
T Flip-flop (alternar)

De los tipos anteriores, solo los flip-flops JK y D están disponibles en forma de IC integrado y también se utilizan ampliamente en la mayoría de las aplicaciones. Aquí, en este artículo, discutiremos sobre JK Flip Flop.

Chanclas JK:

El nombre JK flip-flop proviene del inventor Jack Kilby de texas instruments. Debido a su versatilidad, están disponibles como paquetes IC. Las principales aplicaciones del flip-flop JK son registros de cambio, registros de almacenamiento, contadores y circuitos de control. A pesar del cableado simple del flip-flop tipo D, el flip-flop JK tiene una naturaleza alternante. Esta ha sido una ventaja añadida. Por lo tanto, se usan principalmente en contadores y generación de PWM, etc. Aquí estamos usando puertas NAND para demostrar el flip flop JK

Siempre que la señal del reloj sea BAJA, la entrada nunca afectará el estado de salida. El reloj tiene que estar alto para que las entradas se activen. Por lo tanto, el flip-flop JK es un pestillo biestable controlado donde la señal del reloj es la señal de control. Por lo tanto, la salida tiene dos estados estables basados en las entradas que se analizan a continuación.

Tabla de la verdad de JK Flip Flop:

Reloj	ENTRADA	SALIDA
REINICIAR	J	K	Q	Q '
X	BAJO	X	X	0	1
ALTO	ALTO	0	0	Ningún cambio
ALTO	ALTO	0	1	0	1
ALTO	ALTO	1	0	1	0
ALTO	ALTO	1	1	Palanca
BAJO	ALTO	X	X	Ningún cambio
ALTO	ALTO	X	X	Ningún cambio
ALTO	ALTO	X	X	Ningún cambio

J (Jack) y K (Kilby) son los estados de entrada para el flip-flop JK. Q y Q 'representan los estados de salida del flip-flop. Según la tabla, según las entradas, la salida cambia de estado. Pero, lo importante a considerar es que todo esto puede ocurrir solo en presencia de la señal del reloj. Esto funciona como SR flip-flop para las entradas complementarias y la ventaja es que tiene una función de alternancia.

Representación de JK Flip-Flop usando Logic Gates:

Por lo tanto, comparando la tabla de verdad de la puerta NAND de tres entradas y dos entradas y aplicando las entradas como se indica en la tabla de verdad del flip-flop JK, la salida se puede analizar. Analizar el conjunto anterior como una estructura de dos etapas considerando el estado anterior (Q ') como 0

Cuando J = 1, K = 0 y CLOCK = HIGH

Salida: Q = 1, Q '= 0. El funcionamiento es correcto.

REINICIAR:

El pin RESET tiene que estar activo ALTO. Todos los pines quedarán inactivos en BAJO en el pin RESET. Por lo tanto, este pasador siempre se levanta y solo se puede bajar cuando sea necesario.

Paquete IC:

Q	Salida verdadera
Q '	Salida de cumplidos
RELOJ	Entrada de reloj
J	Entrada de datos 1
K	Entrada de datos 2
REINICIAR	RESET directo (Low activado)
GND	Suelo
V _CC	Tensión de alimentación

El IC utilizado es MC74HC73A (flip-flop doble tipo JK con RESET). Es un paquete de 14 pines que contiene 2 flip-flop JK individuales en su interior. Arriba está el diagrama de pines y la descripción correspondiente de los pines.

Componentes requeridos:

IC MC74HC73A (flip-flop JK doble) - 1No.
LM7805 - 1No.
Interruptor táctil - 4No.
Batería de 9V - 1No.
LED (verde - 1; rojo - 1)
Resistencias (1kὨ - 4; 220kὨ -2)
Tablero de circuitos
Cables de conexión

Diagrama de circuito JK Flip-flop y explicación:

La fuente de alimentación IC V _DD varía de 0 a + 7V y los datos están disponibles en la hoja de datos. La siguiente instantánea lo muestra. También hemos utilizado LED en la salida, la fuente se ha limitado a 5 V para controlar el voltaje de suministro y el voltaje de salida de CC.

Hemos utilizado un regulador LM7805 para limitar el voltaje del LED.

Demostración práctica y funcionamiento de JK Flip-Flop:

Los botones J (Data1), K (Data2), R (Reset), CLK (Clock) son las entradas para el flip-flop JK. Los dos LED Q y Q 'representan los estados de salida del flip-flop. La batería de 9V actúa como entrada al regulador de voltaje LM7805. Por lo tanto, la salida regulada de 5 V se utiliza como suministro de Vcc y pines al IC. Por lo tanto, para diferentes entradas en D, la salida correspondiente se puede ver a través de los LED Q y Q '.

Los pines J, K, CLK normalmente se bajan y el pin R se levanta. Por lo tanto, el estado de entrada predeterminado será BAJO en todos los pines excepto R, que es el estado de funcionamiento normal. Por tanto, el estado inicial según la tabla de verdad es como se muestra arriba. Q = 1, Q '= 0. Los LED utilizados tienen limitación de corriente mediante una resistencia de 220 ohmios.

Nota: Dado que el CLOCK está activado por el borde HIGH a LOW, ambos botones de entrada deben mantenerse presionados hasta que suelte el botón CLOCK.

A continuación, describimos los diversos estados de JK Flip-Flop utilizando un circuito de tablero con IC MC74HC73A. A continuación también se muestra un video de demostración:

Estado 1:

Reloj– ALTO; J - 0; K - 1; R - 1; Q - 0; Q '- 1

Para las entradas del Estado 1, el led ROJO se ilumina indicando que Q 'es ALTO y el led VERDE indica que Q es BAJO. El funcionamiento se puede verificar con la tabla de verdad.

Nota: R ya está levantado, por lo que no es necesario presionar el botón para convertirlo en 1.

Estado 2: Reloj– ALTO; J - 1; K - 0; R - 1; Q - 1; Q '- 0

Para las entradas del Estado 2 el led VERDE se ilumina indicando que Q es ALTO y el led ROJO indica que Q 'es BAJO. Lo mismo se puede verificar con la tabla de verdad.

Estado 3: Reloj– ALTO; J - 1; K - 1; R - 1; Q / Q ': alternar entre dos estados

Para las entradas del Estado 3, los leds ROJO y VERDE se iluminan alternativamente para cada pulso de reloj (borde ALTO a BAJO) indicando la acción de alternancia. La salida cambia del estado anterior a otro estado y este proceso continúa para cada pulso de reloj.

Para el primer pulso de reloj con J = K = 1

Para el segundo pulso de reloj con J = K = 1

Estado 4: Reloj– BAJO; J - 0; K - 0; R - 0; Q - 0; Q '- 1

Nota: R ya está levantado, por lo que debemos presionar el botón para convertirlo en 0.

La salida del estado 4 muestra que los cambios de entrada no afectan en este estado. El led ROJO de salida se ilumina indicando que Q 'es ALTO y el led VERDE indica que Q es BAJO. Este estado es estable y permanece allí hasta el siguiente reloj y la entrada se aplica con RESET como pulso ALTO.

Estado 5: Los estados restantes son estados sin cambio durante los cuales la salida será similar al estado de salida anterior. Los cambios no afectan los estados de salida, puede verificar con la Tabla de verdad anterior.

El funcionamiento completo y todos los estados también se muestran en el video a continuación.

Chanclas JK:

Componentes requeridos:

Diagrama de circuito JK Flip-flop y explicación:

Demostración práctica y funcionamiento de JK Flip-Flop:

Selección del editor