- D Flip-flop:
- Componentes requeridos:
- D Diagrama y explicación del circuito Flip-Flop:
- Demostración práctica de D Flip-Flop:
El término digital en electrónica representa la generación, procesamiento o almacenamiento de datos en forma de dos estados. Los dos estados se pueden representar como ALTO o BAJO, positivo o no positivo, establecido o reiniciado, que en última instancia es binario. El alto es 1 y el bajo es 0 y, por lo tanto, la tecnología digital se expresa como series de 0 y 1. Un ejemplo es 011010 en el que cada término representa un estado individual. Por lo tanto, este proceso de enganche en hardware se realiza utilizando ciertos componentes como pestillo o flip-flop, multiplexor, demultiplexor, codificadores, decodificadores, etc., denominados colectivamente como circuitos lógicos secuenciales.
Entonces, vamos a discutir sobre las Flip-flops también llamadas pestillos. Los pestillos también se pueden entender como Multivibrador Biestable como dos estados estables. Generalmente, estos circuitos de enclavamiento pueden ser activos-altos o activos-bajos y pueden ser activados por señales ALTA o BAJA respectivamente.
Los tipos comunes de chanclas son,
- RS Flip-flop (RESET-SET)
- D Flip-flop (Datos)
- Chanclas JK (Jack-Kilby)
- T Flip-flop (alternar)
De los tipos anteriores, solo los flip-flops JK y D están disponibles en forma de IC integrado y también se utilizan ampliamente en la mayoría de las aplicaciones. Aquí en este artículo vamos a discutir sobre el tipo D del flip-flop.
D Flip-flop:
D Los flip-flops también se utilizan como parte de los elementos de almacenamiento de memoria y de los procesadores de datos. El flip-flop D se puede construir usando una puerta NAND o con una puerta NOR. Debido a su versatilidad, están disponibles como paquetes IC. Las principales aplicaciones del flip-flop D son introducir retardos en el circuito de temporización, como un búfer, muestreando datos a intervalos específicos. El flip-flop D es más simple en términos de conexión de cableado en comparación con el flip-flop JK. Aquí estamos usando puertas NAND para demostrar el flip flop D.
Siempre que la señal del reloj sea BAJA, la entrada nunca afectará el estado de salida. El reloj tiene que estar alto para que las entradas se activen. Por lo tanto, el flip-flop D es un pestillo bi-estable controlado donde la señal de reloj es la señal de control. Nuevamente, esto se divide en flip-flop D activado por flanco positivo y flip-flop D activado por flanco negativo. Por lo tanto, la salida tiene dos estados estables basados en las entradas que se analizan a continuación.
Tabla de verdad de D Flip-Flop:
|
Reloj |
ENTRADA |
SALIDA |
|
|
re |
Q |
Q ' |
|
|
BAJO |
X |
0 |
1 |
|
ALTO |
0 |
0 |
1 |
|
ALTO |
1 |
1 |
0 |
D (Datos) es el estado de entrada para el flip-flop D. Q y Q 'representan los estados de salida del flip-flop. Según la tabla, en función de las entradas, la salida cambia de estado. Pero, lo importante a considerar es que todo esto puede ocurrir solo en presencia de la señal del reloj. Esto funciona exactamente como SR flip-flop solo para las entradas complementarias.
Representación de D Flip-Flop usando Logic Gates:
|
ENTRADA |
SALIDA |
|
|
Entrada 1 |
Entrada 2 |
Salida 3 |
|
0 |
0 |
1 |
|
0 |
1 |
1 |
|
1 |
0 |
1 |
|
1 |
1 |
0 |
Por lo tanto, comparando la tabla de verdad de la puerta NAND y aplicando las entradas como se indica en la tabla de verdad del flip-flop D, se puede analizar la salida. Analizar el ensamblaje anterior como una estructura de tres etapas considerando el estado anterior (Q ') como 0
cuando D = 1 y CLOCK = HIGH
Salida: Q = 1, Q '= 0. El funcionamiento es correcto.
PRESET y CLEAR:
El flip flop D tiene otras dos entradas, a saber, PRESET y CLEAR. Una señal ALTA al pin CLEAR hará que la salida Q se restablezca que es 0. De manera similar, una señal HIGH al pin PRESET hará que la salida Q se establezca que es 1. Por lo tanto, el nombre en sí explica la descripción de los pines.
|
Reloj |
ENTRADA |
SALIDA |
|||
|
PREESTABLECIDO |
CLARO |
re |
Q |
Q ' |
|
|
X |
ALTO |
BAJO |
X |
1 |
0 |
|
X |
BAJO |
ALTO |
X |
0 |
1 |
|
X |
ALTO |
ALTO |
X |
1 |
1 |
|
ALTO |
BAJO |
BAJO |
0 |
0 |
1 |
|
ALTO |
BAJO |
BAJO |
1 |
1 |
0 |
Paquete IC:
El IC utilizado aquí es HEF4013BP (flip-flop tipo D dual). Es un paquete de 14 pines que contiene 2 flip-flop D individuales. A continuación se muestra el diagrama de pines y la descripción correspondiente de los pines.
|
ALFILER |
Descripción PIN |
|
Q |
Salida verdadera |
|
Q ' |
Salida de cumplidos |
|
CP |
Entrada de reloj |
|
discos compactos |
Entrada CLEAR-Direct |
|
re |
Entrada de datos |
|
Dakota del Sur |
PRESET-Entrada directa |
|
V SS |
Suelo |
|
V DD |
Tensión de alimentación |
Componentes requeridos:
- IC HEF4013BP (flip-flop doble D) - 1No.
- LM7805 - 1No.
- Interruptor táctil - 4No.
- Batería de 9V - 1No.
- LED (verde - 1; rojo - 1)
- Resistencias (1kὨ - 4; 220kὨ -2)
- Tablero de circuitos
- Cables de conexión
D Diagrama y explicación del circuito Flip-Flop:
Aquí hemos utilizado IC HEF4013BP para demostrar el circuito D Flip Flop, que tiene dos Flip flops tipo D en su interior. La fuente de alimentación IC HEF4013BP V DD varía de 0 a 18 V y los datos están disponibles en la hoja de datos. La siguiente instantánea lo muestra. Dado que hemos utilizado LED en la salida, la fuente se ha limitado a 5V.
Hemos utilizado un regulador LM7805 para limitar el voltaje del LED.
Demostración práctica de D Flip-Flop:
Los botones D (Data), PR (Preset), CL (Clear) son las entradas para el flip-flop D. Los dos LED Q y Q 'representan los estados de salida del flip-flop. La batería de 9V actúa como entrada al regulador de voltaje LM7805. Por lo tanto, la salida regulada de 5 V se utiliza como suministro de Vcc y pines al IC. Por lo tanto, para diferentes entradas en D, la salida correspondiente se puede ver a través de los LED Q y Q '.
Los pines CLK, CL, D y PR normalmente se bajan en el estado inicial como se muestra a continuación. Por lo tanto, el estado de entrada predeterminado será BAJO en todos los pines. Por tanto, el estado inicial según la tabla de verdad es como se muestra arriba. Q = 1, Q '= 0.
A continuación, describimos los diversos estados del Flip-Flop tipo D utilizando un circuito flip flop D hecho en una placa de prueba.
Estado 1:
Reloj - BAJO; D - 0; PR - 0; CL - 1; Q - 0; Q '- 1
Para las entradas del Estado 1, el led ROJO se ilumina indicando que Q 'es ALTO y el led VERDE indica que Q es BAJO. Como se mencionó anteriormente, cuando CLEAR se establece en HIGH, Q se restablece a 0 y se puede ver arriba.
Estado 2:
Reloj - BAJO; D - 0; PR - 1; CL - 0; Q - 1; Q '- 0
Para las entradas del Estado 2 el led VERDE se ilumina indicando que Q es ALTO y el led ROJO indica que Q 'es BAJO. Como se mencionó anteriormente, cuando PRESET se establece en HIGH, Q se establece en 1 y se puede ver arriba.
Estado 3: Reloj - BAJO; D - 0; PR - 1; CL - 1; Q - 1; Q '- 1
Para las entradas del Estado 3, el LED ROJO y VERDE se ilumina indicando que Q y Q 'están ALTOS inicialmente. Cuando PR y CL se presionan hacia abajo al soltar los botones, el estado se borra.
Estado 4: Reloj - ALTO; D - 0; PR - 0; CL - 0; Q - 0; Q '- 1
Para las entradas del estado 4, el led ROJO se ilumina indicando que Q 'es ALTO y el led VERDE indica que Q es BAJO. Este estado es estable y permanece allí hasta el próximo reloj y entrada. Dado que CLOCK está activado por el borde LOW a HIGH, se debe presionar el botón de entrada D antes de presionar el botón CLOCK.
Estado 5: Reloj - ALTO; D - 1; PR - 0; CL - 0; Q - 1; Q '- 0
Para las entradas del Estado 5 el led VERDE se ilumina indicando que Q es ALTO y el led ROJO indica que Q 'es BAJO. Este estado también es estable y permanece allí hasta el próximo reloj y entrada. Dado que CLOCK está activado por el borde LOW a HIGH, se debe presionar el botón de entrada D antes de presionar el botón CLOCK.
